您好,現(xiàn)在冰冰來為大家解答以上的問題。fpga和cpld在設(shè)計時的選擇原則，F(xiàn)PGA和CPLD的區(qū)別相信很多小伙伴還不知道,現(xiàn)在讓我們一起來看看吧！

1、FPGA和CPLD的區(qū)別：①CPLD更適合完成各種算法和組合邏輯，F(xiàn)PGA更適合于完成時序邏輯。

2、換句話說，F(xiàn)PGA更適合于觸發(fā)器豐富的結(jié)構(gòu)，而CPLD更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。

3、 ②CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的，而FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。

4、 ③在編程上FPGA比CPLD具有更大的靈活性。

5、CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程，F(xiàn)PGA主要通過改變內(nèi)部連線的布線來編程；FPGA可在邏輯門下編程，而CPLD是在邏輯塊下編程。

6、 ④FPGA的集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實現(xiàn)。

7、?⑤CPLD比FPGA使用起來更方便。

8、CPLD的編程采用E2PROM或FASTFLASH技術(shù)，無需外部存儲器芯片，使用簡單。

9、而FPGA的編程信息需存放在外部存儲器上，使用方法復(fù)雜。

10、?⑥CPLD的速度比FPGA快，并且具有較大的時間可預(yù)測性。

11、這是由于FPGA是門級編程，并且CLB之間采用分布式互聯(lián)，而CPLD是邏輯塊級編程，并且其邏輯塊之間的互聯(lián)是集總式的。

12、 ⑦在編程方式上，CPLD主要是基于E2PROM或FLASH存儲器編程，編程次數(shù)可達1萬次，優(yōu)點是系統(tǒng)斷電時編程信息也不丟失。

13、CPLD又可分為在編 程器上編程和在系統(tǒng)編程兩類。

14、FPGA大部分是基于SRAM編程，編程信息在系統(tǒng)斷電時丟失，每次上電時，需從器件外部將編程數(shù)據(jù)重新寫入SRAM中。

15、其 優(yōu)點是可以編程任意次，可在工作中快速編程，從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。

16、 ⑧CPLD保密性好，F(xiàn)PGA保密性差。

17、 ⑨一般情況下，CPLD的功耗要比FPGA大，且集成度越高越明顯。

18、 隨著復(fù)雜可編程邏輯器件(CPLD)密度的提高，數(shù)字器件設(shè)計人員在進行大型設(shè)計時，既靈活又容易，而且產(chǎn)品可以很快進入市常許多設(shè)計人員已經(jīng)感受到 CPLD容易使用。

19、時序可預(yù)測和速度高等優(yōu)點，然而，在過去由于受到CPLD密度的限制，他們只好轉(zhuǎn)向FPGA和ASIC。

20、現(xiàn)在，設(shè)計人員可以體會到密度 高達數(shù)十萬門的CPLD所帶來的好處。

本文就為大家分享到這里，希望小伙伴們會喜歡。