您好,現(xiàn)在冰冰來為大家解答以上的問題。vhdl語言教程，vhdl語言相信很多小伙伴還不知道,現(xiàn)在讓我們一起來看看吧！

1、VHDL 就是 VHSIC Hardware Description Language 的縮寫，而 VHSIC 就是 Very High Speed Integrated Circuit 的縮寫，其意義就是非常高速積體電路。

2、所以 VHDL 就是非常高速積體電路的硬體描述語言。

3、這是一項原由美國國防部 ( DoD, Department of Defense) 所支持的研究計畫。

4、為了將電子電路的設計意涵以文件方式保存下來，以便其它人能輕易地了解電路的設計意義。

5、這就是VHDL的由來。

6、 在1985年，美國國防部取得委托研究的第一版語言。

7、隨后，VHDL語言就轉移給IEEE，并在1987年成為IEEE1076---1987標準。

8、1988年，英國國防部規(guī)定所有官方的ASIC設計均需以VHDL為設計描述語言。

9、所以VHDL就逐漸地成為工業(yè)界的標準"1993年，IEEE將IEEE1076---1981標準經(jīng)過一些增修(新增一些功能、去除模糊部份以及保留往前共容等等)之后，規(guī)范了另一個新的VHDL標準IEEE1164。

10、1996年，IEEE將電路合成的程式標準與規(guī)格加入至VHDL電路設計語言中，稱之為IEEE1076．3標準。

11、 VHDL電路設計語言的規(guī)范目的，在於要提供一個高階而且快電路設計工具，它涵蓋電路描述(Description)電路合成與電路模擬(Simulation)等三個電路設計工作。

12、 就像一些常用的程式設計語言(例如C、Pascal等高階語言)用來描述計算數(shù)學函數(shù)或處理資料程序。

13、程式的執(zhí)行就是資料數(shù)值的計算。

14、同樣地，VHDL是一種描述數(shù)位系統(tǒng)，而VHDL程式的執(zhí)行就是數(shù)位系統(tǒng)的電路模擬與電路合成。

本文就為大家分享到這里，希望小伙伴們會喜歡。